포스텍 등 연구팀 초박형 반도체 칩 안정적으로 쌓는 기술 개발

집적밀도, 기존보다 4배 향상…고성능 AI 반도체 성능↑

포스텍 김석 교수

포스텍 통합과정 김우현 씨

한국생산기술연구원 금호현 박사

국내 연구팀이 머리카락 굵기 5분의 1에 불과한 초박형 반도체 칩을 10층 이상 안정적으로 쌓는 기술을 개발했다.

포스텍(포항공대) 기계공학과 김석 교수, 통합과정 김우현 씨, 한국생산기술연구원 금호현 박사 연구팀은 칩을 옮기는 동시에 금속 접합까지 가능한 새로운 공정을 통해 상용화된 고성능 메모리보다 약 4배 높은 집적 밀도를 구현하는 데 성공했다.

이번 연구는 다학제 공학 분야 국제 학술지 '리절츠 인 엔지니어링' 온라인판에 게재됐다.

챗GPT, 자율주행 자동차 등 우리 일상을 파고드는 AI(인공지능) 서비스들은 엄청난 양의 데이터를 순식간에 처리해야 하는 기술을 기반으로 한다.

갈수록 얇아지는데 휴대전화 등의 핵심 기술은 반도체 칩을 옆으로 넓히는 게 아니라 위로 높이 쌓는데 있다.

특히 AI 반도체의 성능을 좌우하는 '고대역폭 메모리(HBM)'는 메모리 칩을 여러 개 층층이 쌓아 만드는 구조여서 얼마나 많은 칩을 안정적으로 쌓을 수 있는지가 매우 중요한 과제다.

문제는 칩이 얇아질수록 다루기가 까다롭다는 것.

수십 마이크로미터(㎛) 이하, 즉 머리카락 굵기보다 칩의 두께가 얇아지면 칩이 휘거나 깨지기 쉽다.

이에 연구팀은 두 가지 기술을 하나로 합치는 전략을 세웠다.

칩을 원하는 위치에 정밀하게 옮겨 붙이는 '전사 프린팅'과 칩을 이송하는 바로 그 순간 금속 접합까지 동시에 완료하는 '실시간 본딩'을 통합해 칩을 '옮기고, 붙이고, 연결하는' 과정을 한번에 구현했다.

연구팀은 기술 검증을 위해 두께 약 14㎛의 초박형 실리콘 칩을 제작했다. 칩 내부는 전기 신호가 '위아래'로 오가는 통로와 '좌우'로 퍼지는 배선 구조가 함께 설계됐다.

검증결과 180℃ 이하 저온, 20kPa(킬로파스칼) 이하 저압 조건에서도 초박형 칩은 10층 넘게 안정적으로 올라갔다. 또 연속으로 쌓은 뒤에도 층간 정렬 오차는 작았고, 휨 현상도 최소화됐다. 전체 두께 대비 적층 수를 나타내는 '집적 밀도'는 기존 HBM(12단 구조)보다 약 4배 높은 수준을 보였다.

연구팀은 이번 기술이 상용화되면 같은 공간에서 훨씬 많은 칩을 쌓을 수 있기 때문에 AI 반도체 성능이 더 크게 향상될 수 있을 것으로 기대했다.

포스텍 김석 교수는 "기존 HBM 대비 약 4배 높은 집적 밀도를 구현한 만큼 고성능 AI 반도체와 차세대 메모리 시스템 개발의 핵심 기반 기술로 활용될 것으로 보인다"고 했다.